Main Article Content
Abstract
Permasalahan dalam merancang hardware modulator digital BPSK sangat rumit ketika dihadapkan pada
data input yang mempunyai banyak bit, sehingga perlu dikembangkan modulator digital menggunakan metode
lain. Modulator Digital BPSK Berbasis CPLD MAX7000S menjadi salah satu pilihan karena CPLD memuat
ribuan gerbang logika yang dapat diprogram untuk membentuk suatu logika. Tujuan dari penelitian ini adalah
merancang dan membuat modulator digital BPSK berbasis CPLD.
Metode penelitian dilakukan dengan suatu perancangan software dan hardware modulator BPSK. Tahap
perancangan rangkaian logika dengan perangkat lunak MAX+Plus II Baseline meliputi: perancangan
rangkaian untuk menghasilkan frekuensi pembawa 20 KHz dan frekuensi informasi 5 KHz, perancangan
rangkaian memori sinusoida, perancangan multiplexer 8 ke 1 untuk data input, dan perancangan multiplexer 2
ke 1 untuk memilih memori sinusoida. Perancangan hardware meliputi: perancangan saklar input, perancangan
DAC, dan perancangan BPF. Proses berikutnya menguji setiap bagian dengan mengkompilasi dan
mensimulasikan rangkaian logika yang digambar pada perangkat lunak. Hasil simulasi output modulator digital
BPSK ditampilkan dengan Microsoft Office Excel.
Hasil penelitian menunjukkan bahwa rangkaian modulator digital BPSK yang dirancang telah dapat dicompile
dan secara simulasi dengan perangkat lunak MAX+Plus II Baseline telah menunjukkan hasil sesuai
yang diharapkan. Fase output dari modulator digital BPSK berubah jika data yang dikirimkan berbeda logika.
Hal ini menunjukkan bahwa hasil perancangan sesuai dengan teori modulasi BPSK.
Kata kunci: Modulator digital, BPSK, CPLD.
data input yang mempunyai banyak bit, sehingga perlu dikembangkan modulator digital menggunakan metode
lain. Modulator Digital BPSK Berbasis CPLD MAX7000S menjadi salah satu pilihan karena CPLD memuat
ribuan gerbang logika yang dapat diprogram untuk membentuk suatu logika. Tujuan dari penelitian ini adalah
merancang dan membuat modulator digital BPSK berbasis CPLD.
Metode penelitian dilakukan dengan suatu perancangan software dan hardware modulator BPSK. Tahap
perancangan rangkaian logika dengan perangkat lunak MAX+Plus II Baseline meliputi: perancangan
rangkaian untuk menghasilkan frekuensi pembawa 20 KHz dan frekuensi informasi 5 KHz, perancangan
rangkaian memori sinusoida, perancangan multiplexer 8 ke 1 untuk data input, dan perancangan multiplexer 2
ke 1 untuk memilih memori sinusoida. Perancangan hardware meliputi: perancangan saklar input, perancangan
DAC, dan perancangan BPF. Proses berikutnya menguji setiap bagian dengan mengkompilasi dan
mensimulasikan rangkaian logika yang digambar pada perangkat lunak. Hasil simulasi output modulator digital
BPSK ditampilkan dengan Microsoft Office Excel.
Hasil penelitian menunjukkan bahwa rangkaian modulator digital BPSK yang dirancang telah dapat dicompile
dan secara simulasi dengan perangkat lunak MAX+Plus II Baseline telah menunjukkan hasil sesuai
yang diharapkan. Fase output dari modulator digital BPSK berubah jika data yang dikirimkan berbeda logika.
Hal ini menunjukkan bahwa hasil perancangan sesuai dengan teori modulasi BPSK.
Kata kunci: Modulator digital, BPSK, CPLD.