Main Article Content
Abstract
Pada paper ini akan dijelaskan sintesa modulator digital BPSK pada logika perangkat keras yang dapat
diprogram ulang. Perangkat lunak MAX+Plus II 10.2 Baseline digunakan sebagai alat bantu perancangan dan
simulasi hasil sintesa. Pada sintesa ini, diasumsikan bahwa modulator BPSK akan diimplementasikan secara
perangkat keras pada FPGA Altera ACEX1K. Berdasarkan hasil simulasi dan informasi report project,
rancangan yang telah dibuat telah menghasilkan keluaran sinyal BPSK yang benar (dalam wujud digital) dan
memerlukan 2% LC dari keseluruhan resource yang tersedia pada EP1K50TC144-3 (EVBU ACEX1K yang
digunakan).
Kata kunci: Modulator, BPSK, MAX+Plus, FPGA.
diprogram ulang. Perangkat lunak MAX+Plus II 10.2 Baseline digunakan sebagai alat bantu perancangan dan
simulasi hasil sintesa. Pada sintesa ini, diasumsikan bahwa modulator BPSK akan diimplementasikan secara
perangkat keras pada FPGA Altera ACEX1K. Berdasarkan hasil simulasi dan informasi report project,
rancangan yang telah dibuat telah menghasilkan keluaran sinyal BPSK yang benar (dalam wujud digital) dan
memerlukan 2% LC dari keseluruhan resource yang tersedia pada EP1K50TC144-3 (EVBU ACEX1K yang
digunakan).
Kata kunci: Modulator, BPSK, MAX+Plus, FPGA.